Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi
Bu çalışmada YSAnın doğasına uygun olarak paralel işlemlerle, FPGA üzerinde, YSA eğitimi için yeni bir yaklaşım sunulmuştur. Eğitim türev bilgisine ihtiyaç duymaksızın, rastgele arama algoritması olan parçacık sürü optimizasyonu (PSO) kullanılarak FPGA üzerinde gerçeklenmiştir. FPGA’de ilgili tüm parametre değerleri ve işlemler IEEE 754 kayan noktalı sayı formatında tanımlanmıştır. Önerilen yaklaşım örnek bir YSA mimarisi baz alınarak VHDL dilinde kodlanıp Altera EP2C35F672C6 FPGA’sı üzerinde gerçeklenmiştir. Elde edilen sonuçlar önerilen yaklaşımın YSA eğitimini başarı ile gerçeklediğini göstermiştir.
Evrimsel öğrenmesi ile birlikte dalgacık bulanık çıkarım sisteminin donanımsal gerçeklenmesi
In this study, wavelet fuzzy system (WFS) together with its PSO-based learning is hardware implemented on FPGA. Floating point number format is used for the implementation considering its precision and dynamics. Although floating point numbers consume more hardware source than the other number format, WFS implementation has been achieved with only 10% hardware sources. A mathematical approximation for implementing of wavelet membership functions has been proposed and exploited. Proposed hardware implementation method has been experimentally inspected on a benchmark system identification problem. Obtained results show that implemented WFS has carried out good performance not only training data but also tested data on the system identification problem.
Implementation of an Hybrid Approach on FPGA for License Plate Detection Using Genetic Algorithm and Neural Networks
In this study, a hardware solution for car plate detection problem is proposed based on softcomputing techniques, namely the genetic algorithm and neural networks which are implemented on Programmable Field Gate Array (FPGA). The proposed plate detection requires a successful integration of image processing and pattern classifier algorithms, which impose a high computation load, such as edge detection, statistical bit-wise feature extraction, neural networks and genetic algorithm. In literature, software based approaches to this problem have already been proposed. In this study, however, a hardware based solution is provided by implementing feature extraction, genetic algorithm and neural networks on FPGA.
Neural Network Hardware Implementation Using FPGA
The FPGAs (Field Programmable Gate Arrays) approach for neural network implementation provides flexibility in programmable systems. For the neural based instrument prototype in real time application, conventional specific VLSI neural chip design suffers from the limitation in time and cost. With low precision artificial neural network design, FPGAs have higher speed and smaller size for real time application than that of the VLSI design. This paper presents a novel fully parallel hardware implementations of neural network for EXOR benchmark problem using Xilinx FPGA. The validity of this approach is demonstrated by application to EXOR problem. The design is tested on an FPGA demo board.
Implementatıon of FFT and IFFT Algorithms in FPGA
This article explains implementing of Fast Fourier (FFT) and Inverse Fast Fourier Transform algorithms(IFFT) in FPGA. The reason of designing the study on FPGA base is that FPGAs are able to rearrange of logical blocks and moreover, mathematical algorithms can confirm faster by means of parallel data processing. For operating these algorithms, it is used the family of Xilinx Virtex2P xc2vp30fg676-7 FPGA device as a hardware. In programming the hardware and writing codes, VHDL is used. The results show that FFT and IFFT algorithms result in 0.6 μs and 0.72 μs cycle time respectively.
Xilinx Vivado İle Yeni Proje Oluşturma
Bu sitede anlatılan tüm çalışmalar Xilinx firması tarafından sağlana Xilinx Vivado Design Suite (WebPACK) kullanılarak gerçekleştirilmiştir. Xilinx Vivado Design Suite (WebPACK) geliştirme ortamı www.xilinx.com adresinden indirilebilir ve ücretsiz bir şekilde kullanılabilir. Bu anlatımlardaXilinx Vivado 2014.3 sürümü kullanılmıştır ve anlatımlar bu sürüm temel alınarak yapılmıştır.
ZYNQ Tabanlı DIFAR Sonoboy Sinyal İşleme Sistemi
DIFAR sonoboyu üzerinde bulunan 1 yönsüz ve 2 yönlü hidrofonlar tarafından alınan analog sinyaller birleştirildikten sonra ham veri olarak VHF haberleşme yardımı ile gerçek zamanlı olarak aktarılmaktadır. Bu sonoboylar yapısı gereği iletilecek verinin bant genişliği asgari 20 KHz’dir. Bu çalışmada bant genişliğini düşürmek amacı ile ham verinin işlenerek her bir frekans binine ait açı değerini ileten ve sergileyen sistem önerilmiştir. ZYNQ tabanlı gerçekleştirilen sistem ile deniz testlerinde 1 Hz frekans çözünürlükte hesaplanan kerteriz değerleri doğrulanmıştır. Elde edilen sonuçlar sonoboy verilerinin işlendikten sonra iletimi ile düşük bant genişliği kullanımı sağladığını ve güç tüketimini azalttığını göstermiştir.
Temel Görüntü İşleme Uygulamalarının Düşük Maliyetli IP Çekirdek olarak FPGA Tabanlı Gerçeklenmesi
Teknoloji ile beraber hızla gelişen görüntü algılayıcıları, akıllı telefonlardan insansız araçlara kadar pek çok alanda kullanılmaya başlanmıştır. Özellikle insansız araçlar gibi aynı anda pek çok görüntüyü işlemek zorunda olan sistemler yüksek miktarda işlem gücüne ihtiyaç duymakta ve bunun için pahalı donanımlar kullanmaktadırlar.
Bu çalışmada yüksek işlem gücüne sahip uygulamalarda kullanılması için düşük maliyetli FPGA aileleri üzerinde çalışabilecek temel görüntü işleme uygulamalarının IP çekirdek olarak FPGA tabanlı gerçeklenmesi anlatılmıştır. IP çekirdek ile görüntü üzerinde aynalama, ters çevirme, negatifleme, eşikleme, parlaklık ve karşıtlık arttırma/azaltma işlemlerini kullanıcılar tarafından rahatlıkla gerçekleştirilebilmektedir. IP çekirdek platform bağımsız olarak tasarlanmıştır. Sentez sonuçları Xilinx firmasının Spartan 7 FPGA’sı referans alınarak verilmiştir. Elde edilen sonuçlar geliştirilen IP çekirdeğinin düşük donanım maliyetine sahip olduğunu göstermektedir.
VHDL ve FPGA Nedir?
Günlük yaşantımızda farkında olalım ya da olmayalım elektronik cihazlar fazlasıyla yer kaplamaktadır. Teknolojik gelişimin en fazla hissedildiği alanların başında elektronik sektörü yer almaktadır. Bu gelişim aynı zamanda ciddi bir rekabet ortamı oluşturmakta ve teknolojiyi geliştiren kişi ya da kurumları daha hızlı ürün geliştirme-prototipleme konusunda zorlamaktadır. Bu rekabet ortamında daha hızlı ürün geliştirmek, ihtiyaçlara özel çözümler üretmek adına pek çok araç geliştirilmiştir.
Geliştirilen bu araçların en önemlilerinden biri de FPGA’lar ve onlar ile tasarım yapmamızı sağlayan tasarım dilleridir. FPGA’ların her şeyden önce bahsedilmesi gereken -belki de en önemli- özellikleri sayısal (dijital) olarak yapılabilen tüm tasarımların tek bir entegre üzerinde gerçekleştirilebilmesine olanak sağlamalarıdır. Aynı FPGA ile çok basit bir lojik devre tasarımından, karmaşık CPU-MCU tasarımına kadar çok geniş bir yelpazede çalışma yapma imkânı sunulmaktadır.
K-means Algoritmasının FPGA Üzerinde Gerçeklenmesi
K-means algorithm is one of the clustering algorithms that increase in popularity day by day. The intensive mathematical operations and the continuous increase of the data size while clustering on large data using the K-means algorithm prevent the algorithm from operating at high performance. Therefore, the K-means algorithm that works on large data needs to be implemented on very fast hardware. FPGAs capable of parallel processing can be mathematically processed much faster than traditional processors. Therefore, realization of algorithms that require intensive mathematical computations such as K- means using FPGAs is of great importance for the performance of applications.
In this study, an architecture is designed on the FPGA for the K-means algorithm and the accuracy and efficiency of the generated architecture are compared with the software applied in the standard processor and the performance is tested. When the results are examined, it is seen that the FPGA gives an average of 100X faster results than the standard processor.