Etiket: VHDL

VHDL’de Saat Darbesi (Clock) Kullanımı

Genelde process yapılarını tetikleme için harici bir kaynak tarafından üretilen kare dalga işareti kullanılmaktadır. Bu kare dalga işaretinin değişimlerinde ise process yapısı tetiklenmektedir. Bu dışarıdan uygulanan (tasarıma göre FPGA içerisinde de üretilebilir) tetikleme işareti çoğu zaman “saat darbesi” (clock) olarak adlandırılır. Şekil 1’de saat darbesi gösterimi verilmiştir. Şekil 1’den de görüleceği üzere saat darbesi işaretin 0’dan 1’e veya 1’den 0’a…

Xilinx Vivado ile Benzetim (Video Anlatımı)

Bu yazıda VIVADO programı ile proje içerisinde yazdığınız VHDL kodunun benzetiminin gerçekleştirilemesi için gerekli aşamaları anlatan video bulunmaktadır. Mehmet Muzaffer Kösten anlatımı ile gerçekleştirdiğimiz video VIVADO ile VHDL kodlarının benzetimlerinin yapılması aşamalarında size yardımcı olacaktır.

Xilinx Vivado İle Yeni Proje Oluşturma (Video Anlatımı)

Bu yazıda VIVADO programı ile yeni proje oluşturulması ve proje içersinde VHDL kodunun eklenmesi aşamalarını anlatan video bulunmaktadır. Mehmet Muzaffer Kösten anlatımı ile gerçekleştirdiğimiz video VIVADO ile proje oluşturulması ve VHDL kodlarının eklemesi aşamalarında size yardımcı olacaktır.

VIVADO Programının İndirilmesi ve Kurulması (Video Anlatımı)

Bu yazıda VIVADO programının Xilinx.com sitesinden indirilmesi ve bununla birlikte kurulum aşamalarını anlatan video bulunmaktadır. Sitede gerçekleştirilen tüm uygulamaların gerçekleştirilebilmesi için VIVADO programının bilgisayarınızda kurulu olması gerekmektedir. Mehmet Muzaffer Kösten anlatımı ile gerçekleştirdiğimiz video programın kurulması aşamasında size yardımcı olacaktır.

Xilinx Vivado ile Benzetim

VHDL ile tasarım yapmanın önemli adımlarından biri de, yaptığımız tasarımın doğru çalışıp çalışmadığını öğrenmek için yapmamız gereken benzetim (simülsayon) adımıdır. Bu adım bize tasarımımızda bulunan olası sorunları ortaya çıkarma fırsatı sunmaktadır. Bu sayede tasarımımızı fiziksel ortamda sınamak yerine sanal bir ortamda sınayıp doğru çalıştığına emin olduktan sonra sentezleme adımına geçebiliriz. Yapılan tasarıma bağlı olmakla birlikte sentezleme işlemi saatler sürebilmektedir. Kimse saatler süren bir sentezleme işleminden sonra yaptığı tasarımın hatalı olduğunu görmek istemez çünkü harcanan tüm emek ve saatler süren sentezleme işlemi boşa gitmiştir. Bu nedenlerden dolayı yaptığımız tasarımları mutlaka benzetim ortamında denemeliyiz.

VHDL ve FPGA Nedir?

Günlük yaşantımızda farkında olalım ya da olmayalım elektronik cihazlar fazlasıyla yer kaplamaktadır. Teknolojik gelişimin en fazla hissedildiği alanların başında elektronik sektörü yer almaktadır. Bu gelişim aynı zamanda ciddi bir rekabet ortamı oluşturmakta ve teknolojiyi geliştiren kişi ya da kurumları daha hızlı ürün geliştirme-prototipleme konusunda zorlamaktadır. Bu rekabet ortamında daha hızlı ürün geliştirmek, ihtiyaçlara özel çözümler üretmek adına pek çok araç geliştirilmiştir.

Geliştirilen bu araçların en önemlilerinden biri de FPGA’lar ve onlar ile tasarım yapmamızı sağlayan tasarım dilleridir.  FPGA’ların her şeyden önce bahsedilmesi gereken -belki de en önemli- özellikleri sayısal (dijital) olarak yapılabilen tüm tasarımların tek bir entegre üzerinde gerçekleştirilebilmesine olanak sağlamalarıdır. Aynı FPGA ile çok basit bir lojik devre tasarımından, karmaşık CPU-MCU tasarımına kadar çok geniş bir yelpazede çalışma yapma imkânı sunulmaktadır.

Yapay Sinir Ağı Eğitiminin IEEE 754 Kayan Noktalı Sayı Formatı ile Fpga Tabanlı Gerçeklenmesi

Bu bildiride, ileri beslemeli iki katmanlı bir Yapay Sinir Ağı(YSA)’nın geriye yayılım ile eğitiminin FPGA (Field Programmable Gate Array) üzerinde gerçeklenmesi ÖZEL-VEYA problemi baz alınarak anlatılmıştır. Çalışmada, YSA eğitim işlemlerinin (Çok Katmanlı Alıgılayıcı(ÇKA) ve Geriye Yayılım(GY)) FPGA üzerinde paralel gerçeklenmesi özellikle sağlanmıştır. Eğitimin gerçeklenmesinde Xilinx FPGA ailesine ait 2vp30fg676-7 yongası kullanılmıştır. Çalışma sonucunda az yer kaplayan ve çıkışta elde edilen hata değerinin önemsenmeyecek kadar küçük olduğu bir eğitim gerçeklenmiştir.

ÇKA Tipi Yapay Sinir Aği Kullanılarak Plaka Yeri Tespitinin FPGA’da Donanımsal Gerçeklenmesi

Görüntü islem ve örüntü tanıma problemleri gibi yoğun islem yükü gerektiren islevlerin gerçek zamanlı olarak gömülü sistemler üzerinde uyarlanması yarı-ilekten teknolojilerinde meydana gelen son yıllardaki gelismeler ile mümkün olabilmistir. Bu çalısmada plaka yeri tespit problemi için gömülü sistem alt birimlerinin parelel islem yeteneğine sahip Alan Programlanabilir Kapı Dizisi (FPGA) üzerine uyarlanması gerçeklestirilmistir. Gelistirilen altbirimler görüntü islem ve örüntü tanıma uygulamalarında yoğun olarak kullanılmakta olan görüntü islem ve sınıflandırıcı altbirimleridir. Bu altbirimler kenar bulma, istatistiksel bit-tabanlı öznitelik çıkarma ve yapay sinir ağı kullanılarak bir resim üzerinde plaka yerinin belirlenmesi islevlerini basarı ile gerçeklestirmektedir.

Akıllı Anten Algoritmalarının IEEE 754 Kayan Sayı Formatı ile FPGA Tabanlı Gerçeklenmesi ve Performans Analizi

Bu makalede, akıllı anten sistemi’nde (AAS) kullanılan en az ortalamalı kareler (Least Mean Square,LMS) ve sabit modül (Constant Modulus, CM) uyarlanabilir ışın şekillendirme algoritmalarının alanprogramlamalı kapı dizileri (Field Programmable Gate Array, FPGA) tabanlı gerçekleştirilmesi üzerindedurulmaktadır. Bu algoritmaların gerçekleştirilmesinde Xilinx FPGA ailesine ait 2vp30fg676-7 cihazıkullanılmaktadır. Ayrıca sistemi besleyecek olan anten girişileri de farklı bir FPGA cihazın programlanmasıylaoluşturulmuş Veri Yolu modülü’nden alınmaktadır. FPGA üzerinde gerçekleştirilen ışın şekillendirmealgoritmaları VHDL kullanılarak kodlanmıştır. Baz istasyonundaki anten dizisi olarak ise düzgün doğrusal dizianten konfigürasyonu seçilmiştir. Anten dizisinden alınan sinyalin, gezgin kullanıcı tarafından CDMA 2000 formatında gönderildiği ve bu sinyalin değişen çoklu yol koşullarına maruz kaldığı varsayılmıştır