FPGA Implementation of Wavelet Neural Network Training with PSO/iPSO
In this study, field-programmable gate array (FPGA)-based hardware implementation of the wavelet neural network (WNN) training using particle swarm optimization (PSO) and improved particle swarm optimization (iPSO) algorithms are presented. The WNN architecture and wavelet activation function approach that is proper for the hardware implementation are suggested in the study. Using the suggested architecture and training algorithms, test operations are implemented on two different dynamic system recognition problems. From the test results obtained, it is observed that WNN architecture generalizes well and the activation function suggested has approximately the same success rate with the wavelet function defined in the literature. In the FPGA-based implementation, IEEE 754 floating-point number format is used. Experimental tests are done on Xilinx Artix 7 xc7a100t-1csg324 using ISE Webpack 14.7 program.
FPGA Implementation of Neuro-fuzzy System with Improved PSO Learning
This paper presents the first hardware implementation of neuro-fuzzy system (NFS) with its metaheuristic learning ability on field programmable gate array (FPGA). Metaheuristic learning of NFS for all of its parameters is accomplished by using the improved particle swarm optimization (iPSO). As a second novelty, a new functional approach, which does not require any memory and multiplier usage, is proposed for the Gaussian membership functions of NFS. NFS and its learning using iPSO are implemented on Xilinx Virtex5 xc5vlx110-3ff1153 and efficiency of the proposed implementation tested on two dynamic system identification problems and licence plate detection problem as a practical application. Results indicate that proposed NFS implementation and membership function approximation is as effective as the other approaches available in the literature but requires less hardware resources.
Prediction of surface roughness and cutting zone temperature in turning processes of AISI 304 stainless steel using ANFIS with PSO learning
This paper presents an approach for modeling and prediction of both surface roughness and cutting zone temperature in turning of AISI304 austenitic stainless steel using multi-layer coated (TiCN + TiC + TiCN + TiN) tungsten carbide tools. The proposed approach is based on an adaptive neuro-fuzzy inference system (ANFIS) with particle swarm optimization (PSO) learning. AISI304 stainless steel bars are machined at different cutting speeds and feedrates without cutting fluid while depth of cut is kept constant. ANFIS for prediction of surface roughness and cutting zone temperature has been trained using cutting speed, feedrate, and cutting force data obtained during experiments. ANFIS architecture consisting of 12 fuzzy rules has three inputs and two outputs. Gaussian membership function is used during the training process of the ANFIS. The surface roughness and cutting zone temperature values predicted by the PSO-based ANFIS model are compared with the measured values derived from testing data set. Testing results indicate that the predicted surface roughness and cutting zone temperature are in good agreement with measured roughness and temperature.
Neural identification of dynamic systems on FPGA with improved PSO learning
This work introduces hardware implementation of artificial neural networks (ANNs) with learning ability on field programmable gate array (FPGA) for dynamic system identification. The learning phase is accomplished by using the improved particle swarm optimization (PSO). The improved PSO is obtained by modifying the velocity update function. Adding an extra term to the velocity update function reduced the possibility of stucking in a local minimum. The results indicates that ANN, trained using improved PSO algorithm, converges faster and produces more accurate results with a little extra hardware utilization cost.
Neural Network Training Based on FPGA with Floating Point Number Format and It’s Performance
In this paper, two-layered feed forward artificial neural network’s (ANN) training by back propagation and its implementation on FPGA (field programmable gate array) using floating point number format with different bit lengths are remarked based on EX-OR problem. In the study, being suitable with the parallel data-processing specification on ANN’s nature, it is especially ensured to realize ANN training operations parallel over FPGA. On the training, Virtex2vp30 chip of Xilinx FPGA family is used. The network created on FPGA is coded by using VHDL. By comparing the results to available literature, the technique developed here proved to consume less space for the subjected ANN training which has the same structure and bit length, it is shown to have better performance.
2D Konvolüsyonun İşleminin Düşük Maliyetli IP Çekirdek Olarak FPGA Tabanlı Gerçeklenmesi
Bu çalışma kapsamında görüntü işleme uygulamalarında sıklıkla tercih edilen iki boyutlu konvolüsyon işleminin düşük maliyetli IP çekirdek olarak FPGA tabanlı gerçeklenmesi anlatılmıştır. Çalışma kapsamında geliştirilen IP çekirdek ile görüntü üzerinde yatay/dikey Sobel, yatay/dikey Prewitt, kaydır çıkart, alçak geçiren filtre, yüksek geçiren filtre ve Gauss filtre işlemleri kullanıcı tarafından ayarlanan parametre ile kolaylık gerçeklenebilmektedir. IP çekirdek platform bağımsız olarak tasarlanmıştır ve tüm FPGA üreticileri tarafından geliştirilen yazılımlarda sentezlenebilmektedir. IP çekirdeğine ait sentez sonuçları Xilinx firmasının Artix 7 100T FPGA’sı referans alınarak verilmiştir. Sentez sonuçları çalışma kapsamında geliştirilen iki boyutlu konvolüsyon IP çekirdeğinin düşük donanım maliyeti ile FPGA tabanlı gerçeklendiğini göstermiştir.
Yapay Arı Koloni Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi
Son zamanlarda Yapay Sinir Ağı (YSA) eğitimlerinde türev bilgisi gerektiren algoritmalara alternatif olarak küresel arama özelliğine sahip evrimsel algoritmalar sıklıkla kullanılmaktadır. Bu çalışmada YSA eğitimi, evrimsel algoritmalardan Yapay Arı Koloni (YAK) algoritması ile Alan Programlanabilir Kapı Dizileri (APKD) üzerinde donanımsal gerçekleştirilmiştir. APKD tabanlı gerçeklemede sayı formatı ve aktivasyon fonksiyonu yaklaşımı maliyet, hız ve hata duyarlılığı açısından önem arz etmektedir. Çalışmada yüksek hassasiyet ve dinamiklik özelliklerine sahip IEEE 754 kayan noktalı sayı formatı seçilmiştir. Üssel fonksiyonun donanımsal gerçeklenmesinin zor olması nedeni ile aktivasyon fonksiyonunun donanımsal gerçeklenmesinde matematiksel yaklaşım kullanılmıştır. Çalışmada araç plaka bölgesi tespiti probleminin çözümüne yönelik YSA mimarisi tasarlanmış ve YAK algoritması ile APKD üzerinde eğitilmiştir. Eğitilen ağın test verilerindeki %98.82 başarımı, APDK üzerinde eğitilen YSA’nın iyi bir genelleme yaptığını ve sentezleme sonuçları, uygulamanın APDK’da sadece %9’luk alan tüketimi ile gerçekleştirilebildiğini göstermiştir.
Sualtı Haberleşmede Çok Yolluluğun Bant Genişliği, Kapasite ve İletim Gücü Üzerindeki Etkisi
Sualtı ortamına yönelik haberleşme teknolojilerindeki gelişmeler, yeni sualtı akustik iletişim tekniklerinin ortaya çıkmasını sağlamıştır. Bu gelişmelere paralel olarak malzeme ve algılayıcı teknolojilerinin de gelişmeleri ile birlikte, bu teknolojiler uygulanabilir hale gelmiştir. Böylece sualtı ortamında yüksek bant genişliklerinde, uzak mesafelere veri iletimine yönelik çalışmalar artmıştır. Sualtı ortamının kaotik yapısı, kaynaktan alıcıya veri iletimini zor hale getirmektedir. Sualtında yüksek frekanslarda uzak mesafelere iletim gerçekleştirilememesi ve yüksek frekanslarda çalışacak şekilde tasarlanan sistemlerin sınırlı bant genişliğine sahip olması nedeni ile sualtı haberleşmeye yönelik çalışmalarda düşük frekanslar tercih edilmektedir. İki nokta arasında gerçekleştirilecek iletişim bant genişliğinden, kaynak iletim gücünden ve kaynak-alıcı arası mesafeden doğrudan etkilemektedir. İletişimin gerçekleştirileceği ortamda kaynaktan yayılan sinyaller algılayıcıda çok yollu olarak alınmaktadır. Özellikle yüzeyden ve dipten yansımalar, algılayıcıda alınan sinyallerin bozulmasına sebep olmaktadır. Bu çalışma kapsamında, sualtı ortamında literatürde önerilen iletim kaybı, emilim kaybı ve ortam gürültüsü modelleri kullanılarak bant genişliği, kapasite ve iletim gücü hesapları gerçekleştirilmiştir. Hesaplamalarda kaynaktan alıcıya ulaşan farklı sayıda çok yollu sinyaller, çok yollu sinyallerin maruz kaldığı farklı dip/yüzey yansıma zayıflamalarının ve kaynak alıcı arası mesafenin bant genişliği, kapasite ve iletim gücü üzerindeki etkisi analiz edilmiştir. Analizler sonucunda kaynaktan alıcıya ulaşan çok yollu sinyallerin sayısının, dip/yüzey yansıma zayıflamalarının seviyesinin ve kaynak alıcı arasındaki mesafenin bant genişliği, kapasite ve iletim gücünü doğrudan etkilediği görülmüştür.
Levenberg – Marquardt Algoritması ile YSA Eğitiminin Donanımsal Gerçeklenmesi
Levenberg-Marquardt (LM) algoritması yapay sinir ağlarının eğitiminde sağlamış olduğu hız ve kararlılık nedeni ile tercih edilmektedir. Bu çalışmada yapay sinir ağı (YSA) eğitiminin LM algoritması ile kayan noktalı sayı formatında donanımsal olarak FPGA’da gerçeklenmesi sunulmuştur. Donanımsal gerçekleme ISE Webpack10.1 programı kullanılarak Xilinx Virtex 5 xc5vlx110-3ff1153 FPGA’sı üzerinde gerçeklenmiştir. Çalışmada özellikle YSA mimarisinin doğasında var olan paralelliğin FPGA üzerine aktarılmasının yanı sıra eğitim aşamasında LM algoritması da paralel veri işlemeye uygun olarak gerçeklenmiştir. Elde edilen sentez sonuçları, LM ile YSA eğitiminin FPGA üzerinde başarı ile gerçeklenebileceğini ortaya koymuştur.
Nöral ve Bulanık Sistem Hücre Aktivasyon Yaklaşımları ve FPGA’da Donanımsal Gerçeklenmesi
Günümüzde nöral ve bulanık sistemler, çok geniş bir alanda kullanılan yöntemlerdir. Bu sistemlerin kendi özelliklerini sağlayan bir donanım ortamında gerçeklenmesi önemlidir. FPGA’lar paralel veri akışı ve paralel işlem yapma özellikleri ile nöral ve bulanık sistemlerin gerçeklenmesinde tercih edilen donanım olmaya başlamıştır. Bu sistemlerde kilit role sahip olan hücre aktivasyon fonksiyonunun, donanım üzerinde gerçeklenmesi önemlidir. Bu çalışmada, sıklıkla kullanılan logaritmik sigmoidal, hiperbolik tanjant sigmoidal ve Gauss tipi aktivasyon fonksiyonlarının matematiksel yaklaşımlarının tek duyarlıklı kayan noktalı sayı formatıyla FPGA’de gerçeklenmesi irdelenmiştir. Her bir fonksiyon için FPGA’de gerçeklemeye uygun yaklaşımı karşılaştırmalı olarak verilmiş, Xilinx firmasına ait Virtex 5 xc5vlx110-3ff1153 FPGA’sında gerçeklenerek elde edilen sentez sonuçları sunulmuştur. Elde edilen deneysel sonuçlar, önerilen gerçekleme yaklaşımlarının çok az donanımsal kaynak tükettiğini göstermiştir. Önerilen bu yaklaşımlar kullanılarak çeşitli yapılarda nöral ve bulanık sistemler gerçeklenebilir.