Kategori: Uncategorized
VHDL ile Kayan Toplayıcı (Moving Sum) Tasarımı
Şekil 1’de gösterilen N adet örneğe sahip bir örneklem penceresinin toplam değerinin hesaplanma işlemleri aşağıdaki gibi yapılmaktadır. Şekil 1 . N adet örneğe sahip örneklem penceresi N sayısı arttıkça her seferinde bu işlemin yapılması maliyeti artıracaktır. Bu nedenle saklayıcı biriminin uzunluğu bir artıralarak ve yeni oluşturulan hafıza biriminin ilk ve son değerleri kullanılarak yine mevcut toplam değeri elde edilebilir. Aşağıda kayan…
IRIS (Süsen Çiçeği) Veritabanı Kullanılarak Yapay Sinir Ağı Eğitimi
Bu yazıda süsen çiçieği (Iris) türlerinden (Setosa, Versicolor, Verginica) oluşturulan veri tabanı kullanılarak yapay sinir ağı eğitimi gerçekleştirilmiştir. Eğitim esnasında her bir türden 30 adet örnek kullanılmış ve eğitimde kullanılan örnekler ile birlikte toplam 50’şer örnekler ile test edilmiştir. Eğitim sonucunda elde edilen hata değeri aşağıda gösterilmiştir. Eğitim geriye yayılım algoritması ile gerçeklenmiştir. Setosa, Versicolor, Verginica türlerine ait veriler için tıklayınız…. Eğitime ait…
VHDL Veri Tipleri – signed ve unsigned Tipleri
signed ve unsigned veri tipi tanımlamaları std_logic_vector’e benzer şekilde yapılmaktadır. signed tipi VHDL dilinde kodda işaretli sayılar (2’ye tümleyen) için kullanılır. unsigned tipi işaretsiz sayılar için kullanılır.